HBM 후발주자 치욕 딛고, 다시 왕좌 찾는 삼성 | HBM4부터 핵심은 베이스다이가 된 기술적 이유 | 삼성 파운드리 vs tsmc

01핵심 개요

삼성전자가 HBM4를 공개하며 위에 쌓이는 디램 코어 다이는 1x나노급 6세대 공정으로, 맨 아래 깔리는 베이스 다이는 삼성 파운드리의 4나노 로직 공정으로 만드는 선택을 했다. HBM은 메모리인데 왜 그 아래에 스마트폰 AP·고성능 프로세서에 쓰이는 선단 로직 공정이 필요했는가가 이 영상의 핵심 질문이다. 답은 HBM4부터 베이스 다이가 단순 받침대가 아니라 2048비트의 신호·전력·타이밍·테스트를 처리하는 로직 칩으로 성격이 바뀌었기 때문이다. 데이터 용량과 속도는 위쪽 코어 다이가 만들지만, 그 메모리를 시스템이 얼마나 잘 쓸 수 있는지는 아래쪽 베이스 다이가 결정하기 시작했다. 삼성은 디램·베이스다이·TSV 적층·패키징을 한 회사가 가진 수직 통합 구조를, SK 하이닉스는 HBM4부터 TSMC 로직 공정을 베이스 다이에 적용하는 외부 생태계 전략을 택했다.

02베이스 다이의 정의 — 저장이 아니라 신호·전력을 잇는 로직 칩

• 코어 다이: 실제 데이터를 저장하는 층. 수많은 디램 셀과 뱅크가 들어 있고 HBM 용량도 코어 다이가 만든다.
• TSV(Through Silicon Via): 층을 수직으로 관통하는 금속 배선. 코어 다이와 베이스 다이를 연결한다.
• 베이스 다이: 코어 다이 아래에 놓여, 저장 공간을 늘리는 칩이 아니라 코어 다이의 신호·전력을 외부 GPU까지 이어주는 로직 칩이다.
• 배선(TSV)만 뚫어 놓는다고 신호가 알아서 움직이지 않는다. 신호를 밀어 보내는 드라이버, 받는 리시버, 여러 신호의 도착 시간을 맞추는 회로, 클록 분배 회로, 전원을 켤 때 연결 상태를 확인하고 문제 경로를 우회하는 기능이 필요하다. 이 물리적 송수신 회로를 PHY(Physical Layer, 파이)라 한다.
• 베이스 다이는 위로는 TSV로 코어 다이와, 아래로는 마이크로범프·인터포저를 거쳐 GPU와 연결된다. 두 방향의 신호·전력을 잇는 물리적 접점이 곧 베이스 다이다.

03HBM4에서 폭증한 물리적 복잡성 — 인터페이스 2배가 부른 부담

• 외부 데이터 인터페이스 폭: HBM3까지 1024비트 → HBM4에서 2048비트로 2배.
• HBM은 PCIe·이더넷과 달리 GPU 바로 옆 짧은 거리에서 수천 개의 선을 병렬로 펼쳐 쓴다. 전형적인 서데스(SerDes) 직렬화가 아니라, 수많은 병렬 신호의 타이밍·전력을 동시에 맞추는 PHY가 더 중요하다.
• 인터페이스 폭 2배는 곧 베이스 다이가 관리할 전원·타이밍·테스트 복잡성도 함께 커졌다는 뜻이다. 출력 회로가 대규모로 동시에 켜지면 순간 전원 전압이 떨어지고(전압 강하), 가까운 신호끼리 서로 영향을 주며(동시 스위칭 노이즈), 클록이 칩 전 영역에 같은 시점에 도착하게 만들기도 어려워진다(클럭 스큐).
• I/O가 많아질수록 문제들이 서로 얽혀, 베이스 다이 복잡성은 선 개수처럼 단순히 2배로만 늘지 않는다.
• 삼성 HBM4는 핀당 11.7Gbps를 안정적으로 확보, 최대 13Gbps 구현 가능하다고 발표. 2048비트와 결합하면 단일 HBM 스택에서 초당 3TB가 넘는 대역폭이다.
• 이 성능은 디램 셀만 빨라져서가 아니라 코어 다이 → TSV → 베이스 다이 물리 인터페이스 → 인터포저 → GPU 측 PHY까지 전 구간이 같은 속도를 감당해야 나온다. HBM4는 맨 아래 로직 다이가 처리할 전기적 복잡성이 크게 늘어난 제품이다.

04IP 생태계와 파운드리별 재구현 — 하드 IP는 완성품이 아니다

• 메모리 회사가 복잡한 PHY를 매번 처음부터 그리지 않는다. 시놉시스·케이던스 같은 회사가 반복 회로를 설계 자산(IP)으로 제공한다.
• 시놉시스의 HBM4 PHY는 단순 회로 설명서가 아니라, 특정 파운드리 공장에서 실리콘에 넣을 수 있도록 물리 배치까지 상당 부분 완성된 하드 IP(하드 매크로)로 제공된다. 트레이닝, 자체 테스트, 불량 레인 수리 기능까지 포함될 수 있다.
• 다만 하드 IP라는 이름 때문에 완성품으로 오해하면 안 된다. 파운드리가 달라지는 순간 같은 HBM4 규격 파일도 다시 물리적으로 구현·검증해야 한다.
• 삼성 공정용 파일과 TSMC 공정용 파일은 트랜지스터 특성, 배선층, 동작 전압, 설계 규칙에 각각 맞춰야 한다. PHY 배치 위치, 전원·클록 공급 방식, TSV·범프 연결 경로도 제품마다 다르다.
• 결국 IP는 개발 시간을 줄여주는 출발점일 뿐, 완성된 HBM을 대신하지 않는다.

054나노 선택의 의미와 두 진영의 구조 — 삼성 수직통합 vs SK·TSMC 생태계

• 왜 4나노 선단 공정인가: 트레이닝·테스트·제어 회로 등 디지털 로직은 선단 공정에서 더 작은 면적에 넣고 낮은 전압으로 전력 소모를 줄일 수 있다.
• 다만 출력 드라이버·수신기·보호회로·전원 배선처럼 물리적 크기가 큰 부분은 공정 숫자가 줄어든 만큼 작아지지 않는다. 면적 대부분이 PHY·전원 회로면 미세 공정 효과는 제한적이다.
• 즉 4나노의 의미는 "베이스 다이 전체가 작아진다"가 아니라, 늘어난 디지털 기능을 제한된 면적·전력 안에 넣고 HBM4의 높은 속도를 버틸 여유를 확보하는 데 가깝다.
• 삼성(수직 통합): 위쪽 디램·아래쪽 베이스다이 생산, TSV 적층, 패키징을 한 회사가 보유. PHY에서 전력 문제가 생기면 베이스다이만 아니라 디램 동작 조건·TSV·인터포저 패키지 열 구조까지 함께 조정할 수 있다. 내부 피드백이 빠르다.
• SK 하이닉스(TSMC 생태계): HBM4부터 TSMC 로직 공정을 베이스 다이에 적용. TSMC는 디램은 안 만들지만 주요 GPU·AI 가속기를 생산하고, 주변에 시놉시스·케이던스(IP·EDA), 메모리·기판·테스트·패키징 회사가 연결돼 있다. GPU와 베이스 다이를 익숙한 설계 환경·패키징 흐름 안에서 검증할 수 있는 넓은 외부 검증망이 강점이다.
• 어느 구조가 유리한지는 공정 이름이 아니라 전력·수율·고객 인증에서 드러난다.

06활용 시나리오

• 커스텀 HBM: 표준 HBM에서는 메모리 컨트롤러가 대체로 GPU·AI 가속기 쪽에 있고 베이스 다이는 물리 인터페이스·전력·테스트·트레이닝을 맡는다. 커스텀 HBM에서는 컨트롤러 일부, 주소 변환, 데이터 재배열, 압축·보안, 데이터 이동 기능을 베이스 다이로 내릴 수 있다. 디램 바로 아래에서 주소를 정리·재배열하면 GPU로 보낼 데이터 이동을 줄이지만, 베이스 다이의 로직·발열 부담은 커진다.
• HBF(High Bandwidth Flash): SK 하이닉스·샌디스크가 낸드 플래시 다이를 수직 적층해 대용량·병렬 대역폭을 노리는 구조로 표준화 추진 중. HBM보다 느리지만 용량이 크고, SSD보다 가속기 가까이에서 넓은 대역폭을 제공하는 계층이다. 낸드는 페이지 단위로 읽고 오류 보정이 강해야 하며 다이별 속도·상태 편차가 커서, 베이스 다이가 여러 채널 동시 작동·프리페치·버퍼·ECC·재배열을 맡아 "느리고 편차 큰 낸드 여러 개를 하나의 넓은 메모리처럼" 보이게 만든다. 긴 지연·편차를 얼마나 잘 숨기느냐가 관건.

07현황 및 전망

• 발열·핫스팟: 일반 로직 다이는 열을 위쪽 히트 스프레더로 빼지만, HBM 베이스 다이 바로 위에는 열에 민감한 디램이 여러 장 쌓여 있다. 베이스 다이에 기능이 늘어 전력 밀도가 높아지면 그 열이 코어 다이로 전달되고, 디램은 온도가 오를수록 저장 전하를 빨리 잃어 리프레시 부담이 커진다. 총 전력만큼 핫스팟의 위치도 중요하다. 가장 빠른 공정보다 필요한 기능을 가장 낮은 전력 밀도로 구현하는 공정·설계가 더 나을 수 있다.
• HBM4E: HBM4와 같은 2048비트 폭을 유지하면서 핀 속도를 최대 16Gbps 수준으로 끌어올리는 방향. 이론상 스택당 초당 4TB 대역폭. 속도 상승은 PHY 전력·타이밍·순간 전압 강하·패키지 열 문제를 함께 키운다. 경쟁력은 더 빠른 코어 다이가 아니라 베이스 다이·패키지가 이 속도를 실사용 전력 안에서 유지할 수 있느냐에 달렸다.
• 공정 경쟁: 베이스 다이에 디지털 로직이 많아질수록 미세 공정 이점이 커져, 앞으로 삼성 2나노 vs TSMC 3나노·2나노 비교가 나올 수 있다. 하지만 가장 작은 공정을 쓰는 회사가 자동으로 승자가 되는 것은 아니다. 시놉시스 같은 회사의 IP를 실제 패키지 안에서 낮은 전력·높은 수율로 구현하고, GPU·코어다이까지 하나의 시스템으로 검증하는 능력이 승부를 가른다. SK 하이닉스는 TSMC와의 로직 협력을 커스텀 HBM·HBF까지 확대하겠다고 밝혔다.

08용어 사전

09타임스탬프

• 베이스 다이는 저장이 아닌 신호·전력을 잇는 로직 칩
• PHY의 역할과 두 방향 신호 접점
• 핀당 11.7Gbps·스택당 3TB/s 성능의 전 구간 부담
• 하드 IP는 완성품이 아니다 — 파운드리별 재구현
• 4나노 선택의 진짜 의미
• 삼성 수직통합 vs SK·TSMC 생태계
• HBM4E와 발열·핫스팟 관리
• HBF에서 더 커지는 베이스 다이의 역할