ASML EUV 광원과 반도체 병목의 진짜 이야기

01

EUV가 반도체 산업의 병목인 두 가지 이유

이유 1

공급망의 복잡성

ASML은 혼자 만들지 않는다. 수백 개 협력사가 공장을 증설하려면 "ASML이 계속 구매할 것인가"라는 수요 보장이 필요하다. 이 설득과 물리적 시간이 7~8년간 지속됐다.

00:48에서 확인

이유 2

경제성 검증 시간

수천억짜리 장비가 "남는 장사인지" 칩 메이커가 확신하는 데 시간이 걸린다. TSMC가 2018~19년 선도 도입 후 시장에서 증명되며 다른 업체들이 따라오기 시작했다.

02

대중의 두 가지 오해 교정

오해

파장이 14배 짧으니 해상도 14배?

DUV 193nm vs EUV 13.5nm — 계산상 14배 차이

사실

실제 해상도는 약 2배

DUV는 이머전(물 채우기) + 극한 광학계로 ~40nm, EUV는 ~20nm 구현. 파장 외 광학 설계가 결정적.

03:17에서 확인

오해

EUV 없으면 미세공정 불가능?

EUV가 없으면 첨단 반도체를 만들 수 없다

사실

EUV의 진짜 가치 = 경제성

DUV + 멀티패터닝으로도 가능. 다만 공정 단계가 수배 늘어난다. EUV는 한 번에 찍어 단계를 줄이는 '경제성 장비'.

      핵심 통찰: 수천억짜리 장비를 구매하는 것이 사실 결과적으로 가장 싼 방법이다 — EUV가 없으면 불가능한 것이 아니라 훨씬 더 비싸지는 것이다.
    

03

왜 액체 주석 + 레이저인가 — 공학적 필연

1. 렌즈 불가

13nm 이하에서 모든 물질이 빛을 흡수 → 유리 렌즈 제작 불가능

↓

2. 다층막 거울 발견

Si/Mo를 nm 단위로 교대 증착 → 13.5nm에서 반사율 ~70% 달성 (1970s 발견)

↓

3. 광원 탐색

거울이 13.5nm에 맞춰져 있으니 → 그 파장의 빛을 내는 광원을 역으로 탐색

↓

4. 주석 선택

같은 에너지 투입 시 제논 대비 5~10배 높은 13.5nm 방출 효율 → 주석 채택

↓

5. 방울 방식

주석 증기가 광학계 오염 → 30µm 액체 방울을 레이저로 타격, 플라즈마 후 챔버 외부로 배출

04

사이머 인수와 ASML의 진짜 해자

사이머(Cymer) 인수 스토리

UCSD 교수 창업 → DUV 광원 공급사 → EUV 개발 비용 급증

2013년

ASML이 사이머를 통째 인수 → 샌디에고가 EUV 광원 본거지

결과: 미국 기술이 핵심 → 미국의 대중국 EUV 수출 규제의 법적 근거

15:57에서 확인

ASML의 진짜 해자

단일 도면이나 부품이 아닌
시스템 통합 능력 + 시간의 격차

도면을 복사해도 수십 개 정밀 모듈이 상호 작용하는 전체 시스템을 안정적으로 재현하는 데 수년이 필요하다.

진짜 경쟁자 = DUV 멀티패터닝 / 3D 수직 구조 등 패러다임 변화

18:34에서 확인

05

트리플 펄스 아키텍처 — 이미 상용화 완료

항목	더블 펄스 (기존)	트리플 펄스 NEW
레이저 수	2개	3개
방식	프리펄스 → 메인 펄스	프리펄스 → 증발 펄스 → 메인 펄스
주요 장점	단순 제어	자유도(조절 노브) 대폭 증가
어려움	—	제어 시스템 복잡도 증가
현황	이전 표준	상용화 출하 완료

      초속 100m 이상으로 날아가는 30µm 방울에 나노초 정밀도로 3개 레이저를 초당 50,000번 이상 타격 — 24시간 무정지 운영
    

21:33에서 확인

06

1.5kW 고출력화의 반도체 현장 변화

웨이퍼 생산

시간당 생산량 급증

현 500~600W → 1.5kW. 스루풋 향상 → 칩 1개당 생산 단가 하락

레이어 10→20

고성능 반도체 설계 여력

아낀 비용으로 EUV 레이어를 2배 늘릴 수 있는 여력 → 더 고성능 칩

새 병목

스테이지 기계 속도

가속도 ~20g, 위치 정밀도 1nm 이내로 움직이는 스테이지가 다음 한계. 출력을 높여도 기계가 못 따라가면 무의미.

24:57에서 확인

07

다음 패러다임 — 미세화의 한계와 계측 장비의 부상

지금까지의 패러다임

더 작게 — 미세화 경쟁

작을수록 빠르고 전력 절감 → ASML 노광기 해상도 극한까지 향상. High-NA EUV로 물리적 한계 근접 중.

앞으로의 패러다임

3D 적층 + 수율 극대화

웨이퍼당 칩 수 감소 → 불량 1개가 더 비싸짐 → 어디가 불량인지 찾고 회로를 우회하는 계측 장비가 핵심.

인터뷰이가 ASML에서 KLA(계측·검사 장비 1위)로 이직한 이유 — EUV 소스 전문성을 유지하면서 다음 패러다임을 선점하기 위해

28:07에서 확인